# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-277689

(43)Date of publication of application: 06.10.2000

(51)Int.Cl.

H01L 27/00 H01L 21/3205 H01L 21/60 H01L 25/065 H01L 25/07 H01L 25/18

(21)Application number : 11-086152

(71)Applicant : SONY CORP

(22) Date of filing:

29.03.1999


(72)Inventor: YANAGIDA TOSHIHARU

# (54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device which can realize ultra thin three- dimensional mounting of a semiconductor device component with high reliability and high function, and its manufacturing method.

SOLUTION: A semiconductor device wafer on which LSIs are formed is prepared. The rear side of the semiconductor device wafer is machined so as to make the thickness of the semiconductor device wafer not larger than 200  $\mu$ m, through-holes are formed in the semiconductor device wafer, wiring plugs 23 are formed in the through-holes and the semiconductor device wafer is diced to be divide into semiconductor chips 7 with wiring plugs 23. A plurality of semiconductor chips 7 are mounted on a printed wiring board 25 with bumps 10 connected to the wiring plugs 23 therebetween.



## **LEGAL STATUS**

[Date of request for examination]

27.12.2005

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

BEST AVAILABLE COPY

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特期2000-277689 (P2000-277689A)

(43)公開日 平成12年10月6日(2000.10.6)

(51) Int.Cl.7		酸別記号	FΙ		Ŧ	-73-1*(参考)
H01L	27/00	301	H01L	27/00	301B	5 F O 3 3
	21/3205			21/88	J	
	21/60			21/92	602A	
	25/065			25/08	В	
	25/07					

審査請求 未請求 請求項の数11 OL (全 10 頁) 最終頁に続く

(21)出願番号

特顯平11-86152

(22)出願日

平成11年3月29日(1999.3.29)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 柳田 敏治

東京都品川区北品川6丁目7番35号ソニー

株式会社内

Fターム(参考) 5F033 HH11 JJ11 KK11 MM30 NN40


PP27 PP28 QQ19 QQ37 QQ47 QQ48 QQ53 QQ54 RR21 SS22 TT07 VV10 WW02 XX01

# (54) 【発明の名称】 半導体装置及びその製造方法

# (57) 【要約】

【課題】 半導体デバイス部品の超薄型積層3次元実装 を高い信頼性と高機能で実現できる半導体装置及びその 製造方法を提供する。

【解決手段】 本発明に係る半導体装置の製造方法は、 LSIが形成された半導体デバイスウェハを準備し、前 記半導体デバイスウェハを裏面から加工することによ り、該半導体デバイスウェハの厚さを200μm以下に し、前記半導体デバイスウェハに貫通孔を形成し、前記 貫通孔の内に配線プラグ23を形成し、前記半導体デバ イスウェハをダイシングすることにより、配線プラグ2 3を備えた半導体チップ7に分割し、プリント配線基板 25上に、配線プラグ23と接続するバンプ10を介し て複数の半導体チップ7を実装するものである。



1.

## 【特許請求の範囲】

【請求項1】 LSIが形成された半導体デバイスウェ ハを準備する工程と、

1

前記半導体デバイスウェハを裏面から加工することにより、該半導体デバイスウェハの厚さを 200μ m以下にする工程と、

前記半導体デバイスウェハに貫通孔を形成する工程と、 前記貫通孔の内に配線プラグを形成する工程と、

を具備することを特徴とする半導体装置の製造方法。

【請求項2】 表面にLSIが形成された半導体デバイスウェハであって、裏面から加工されることにより厚さが200μm以下とされた半導体デバイスウェハと、前記半導体デバイスウェハに形成された貫通孔と、前記貫通孔の内に形成された配線プラグと、

・を具備することを特徴とする半導体装置。

【請求項3】 LSI及びその周辺に位置する電極パッドが形成された半導体デバイスウェハを準備する工程と、

前記半導体デバイスウェハを裏面から加工することにより、該半導体デバイスウェハの厚さを 200μm以下にする工程と、

前記半導体デバイスウェハの両面に絶縁材料を塗付する 工程と、

前記絶縁材料、電極パッド及び前記半導体デバイスウェ ハを貫通する穴を形成する工程と、

前記穴の内部に、前記半導体デバイスウェハの表面と裏面とをつなぐ配線プラグを形成する工程と、

を具備することを特徴とする半導体装置の製造方法。

【請求項4】 前記穴を形成する工程の後に、再度絶縁材料を前記半導体デバイスウェハの両面に塗付することにより、前記穴の内部を該絶縁材料で埋め込み、この穴の内部の絶縁材料に前記穴より小さい開口径を有する貫通孔を形成する工程をさらに含むことを特徴とする請求項3記載の半導体装置の製造方法。

【請求項5】 LSI及びその周辺に位置する電極パッドが形成された半導体デバイスウェハを準備する工程と、

前記半導体デバイスウェハを裏面から加工することにより、該半導体デバイスウェハの厚さを 200μm以下にする工程と、

前記半導体デバイスウェハの両面に絶縁材料を塗付する 工程と、

前記絶縁材料、電極パッド及び前記半導体デバイスウェ ハを貫通する穴を形成する工程と、

前記半導体デバイスウェハの両面に再度絶縁材料を塗付 することにより、前記穴の内部を該絶縁材料で埋め込む 工程と、

前記穴の内部の絶縁材料に前記穴より小さい開口径を有する貫通孔を形成すると共に、前記穴の内壁上に前記絶縁材料を残す工程と、

前記貫通孔の内部、前記半導体デバイスウェハの表面と 裏面とをつなぐ配線層を形成する工程と、

前記配線層をパターニングすることにより、前記半導体 デバイスウェハの表面及び裏面に電極パッドを備えると 共に前記半導体デバイスウェハの表面と裏面とをつなぐ 配線プラグを形成する工程と、

を具備することを特徴とする半導体装置の製造方法。

【請求項6】 前記配線プラグは、無電解メッキ処理及 び電解メッキ処理を順次加えることにより形成されることを特徴とする請求項5記載の半導体装置の製造方法。

【請求項7】 前記絶縁材料が液状樹脂又は有機レジスト材料であることを特徴とする請求項3又は5記載の半導体装置の製造方法。

【請求項8】 LSIが形成された半導体デバイスウェ ハを準備する工程と、

前記半導体デバイスウェハを裏面から加工することにより、該半導体デバイスウェハの厚さを200μm以下に する工程と、

前記半導体デバイスウェハに貫通孔を形成する工程と、 前記貫通孔の内に配線プラグを形成する工程と、

前記半導体デバイスウェハをダイシングすることにより、前記配線プラグを備えた半導体チップに分割する工程と.

プリント配線基板上に、前記配線プラグと接続する接続 手段を介して複数の半導体チップを積層して実装する工 程と、

を具備することを特徴とする半導体装置の製造方法。

【請求項9】 前記半導体デバイスウェハを裏面から加工する際の加工方法は、機械研削加工、化学的機械研磨 加工又はエッチング加工のいずれかであることを特徴とする請求項1、3、5及び8のうちいずれか1項記載の半導体装置の製造方法。

【請求項10】 前記接続手段は、はんだボールバンプ、ワイヤバンプ、異方性導電膜及び導電性ペーストのうち少なくとも一つを用いたものであることを特徴とする請求項8記載の半導体装置の製造方法。

【請求項11】 表面にランドを備えたプリント配線基 版と

前記プリント配線基板上に、接続手段を介して積層して 40 実装された厚さ 2 0 0 μ m以下の複数の半導体チップ ν

を具備し、

前記半導体チップは、それを貫通する貫通孔と、この貫 通孔内に形成された配線プラグと、を備えており、 前記ランドと前記配線プラグとは前記接続手段により電 気的に接続されていることを特徴とする半導体装置。

# 【発明の詳細な説明】

# [0001]

【発明の属する技術分野】本発明は、電子機器の製造に 50 適用される半導体装置及びその製造方法に関する。特に

は、電子機器の超薄型軽量化を実現するための半導体デバイスウェハ及びそれを3次元に実装した構造を有する 半導体装置及びその製造方法に関する。

#### [0002]

【従来の技術】電子機器の小型化をより一層進展させるためには、半導体デバイス部品の実装密度を如何に向上させるかが重要なポイントとなる。半導体ICに関しても、従来のパッケージ実装の代替として、フリップチップ実装等プリント配線基板にLSIチップを直接マウントする様な高密度実装技術の開発が世の中で盛んに行われている。

【0003】フリップチップによる接続法の一つとして、半導体ICのAI電極パッド上にはんだボールバンプを形成して実装する方法がある。このはんだバンプを所定の電極上に形成する方法としては、電解メッキを用いる方法がある。この方法には、下地材料層の表面状態や電気抵抗のわずかなばらつきによって成膜されるはんだの厚みに影響を受けるため、ICチップ内で均一に高さの揃ったはんだボールバンプの形成を行うことが基本的に難しいという問題がある。

【0004】このようなはんだの高さバラツキを抑制できる製法としては、真空蒸着による成膜とフォトレジスト膜のリフトオフとを用いたパターン形成方法がある。この方法によるはんだボールバンプの製造工程の一例を図9に示している。

【0005】図9(a)~(e)は、AI電極パッド上にはんだボールバンプを形成する方法を示す断面図である。

【0006】まず、図9(a)に示すように、シリコン等の半導体基体1上にスパッタリングによりAl-Cu合金等の膜を堆積し、この膜をエッチングすることにより前記半導体基体1上にはAl電極パッド2が形成される。次に、Al電極パッド2を含む全面上にシリコン窒化膜又はポリイミド等からなる表面保護膜3を被覆した後、この表面保護膜3に電極パッド2上に位置する開口部3aをエッチングにより形成する。次に、この開口部3a内及び表面保護膜3上にBLM(Ball Limiting Metal)膜4をスパッタリングにより成膜する。このようにしてフリンプチップICの接合部が形成される。なお、このBLM膜4はCr、Cu、Au等からなる金属多層膜である。

【0007】この後、図9(b)に示すように、表面保 護膜3の上に、BLM膜4上に位置する開口部5を有す るレジストパターン6を設ける。次に、図9(c)に示 すように、開口部5内を含む全面上にはんだ蒸着膜13 を成膜する。

【0008】この後、図9(d)に示すように、レジストパターンのリフトオフによって不要なはんだ蒸着膜をレジストパターンと共に除去することにより、BLM膜4上には所望のはんだ蒸着膜のパターンが形成される。

次に、図9(e)に示すように、熱処理によりはんだを 溶融させることによって、最終的にBLM膜4上には高 融点はんだボールバンプ14が形成される。

【0009】上述したような本発明者らが提案してきた 製造技術を用いてバンプが形成されたデバイスチップを プリント配線基板にフリップチップ実装することで、従 来のモールド樹脂でパッケージングされたデバイスを実 装した場合に比べて、マザー基板を小型化できる。この ため、本発明者らは様々な電子機器の小型軽量化の実現 10 に貢献している。

## [0010]

【発明が解決しようとする課題】しかしながら、ICカード、携帯電話、PDA (Personal Digital Assistant)等を初めとする携帯電子機器については、デバイスの実装スペースをできる限り少なくしたいところであり、これまで主として目指してきた2次元的な小型省スペース化に加えて、高さ方向にも更なる薄型化ができるような半導体デバイスの高密度な積層3次元実装技術を確立することが切望されている。

20 【0011】本発明は上記のような事情を考慮してなされたものであり、その目的は、半導体デバイス部品の超薄型積層3次元実装を高い信頼性と高機能で実現できる半導体装置及びその製造方法を提供することにある。

#### [0012]

【課題を解決するための手段】上記課題を解決するため、本発明の第1態様に係る半導体装置の製造方法は、LSIが形成された半導体デバイスウェハを準備する工程と、前記半導体デバイスウェハを裏面から加工することにより、該半導体デバイスウェハの厚さを200μm以下にする工程と、前記半導体デバイスウェハに貫通孔を形成する工程と、前記貫通孔の内に配線プラグを形成する工程と、を具備することを特徴とする。

【0013】本発明の第2態様に係る半導体装置は、表面にLSIが形成された半導体デバイスウェハであって、裏面から加工されることにより厚さが $200\mu$  m以下とされた半導体デバイスウェハと、前記半導体デバイスウェハに形成された貫通孔と、前記貫通孔の内に形成された配線プラグと、を具備することを特徴とする。

【0014】本発明の第3態様に係る半導体装置の製造 40 方法は、LSI及びその周辺に位置する電極パッドが形成された半導体デバイスウェハを準備する工程と、前記 半導体デバイスウェハを裏面から加工することにより、 該半導体デバイスウェハの厚さを200μm以下にする 工程と、前記半導体デバイスウェハの両面に絶縁材料を 塗付する工程と、前記絶縁材料、電極パッド及び前記半 導体デバイスウェハを貫通する穴をレーザー加工により 形成する工程と、前記穴の内部に、前記半導体デバイス ウェハの表面と裏面とをつなぐ配線プラグを形成する工程と、を具備することを特徴とする。また、前記半導体 デバイスウェハを裏面から加工する際の加工方法は、ウ

5

ェハを薄型化する加工方法であれば、どのような加工方法を用いることも可能であるが、例えば、機械研削(グラインド)、化学的機械研磨又はエッチング等を用いることが好ましい。

【0015】第3態様に係る半導体装置の製造方法では、レーザー加工前のウェハの両面に予め絶縁材料を塗布しておくことにより、厚さの薄いウェハに対して微細な貫通孔をレーザー加工により形成する際、レーザーの入射する加工面の開口端で貫通孔のテーパー角が大きなることを抑制できる。その結果、より垂直に近い断面形状を有する貫通孔を安定して形成することができ、ウェハの表面と裏面とを繋ぐ貫通孔を高精度で加工することができる。従って、半導体デバイスをダイレクトで積層実装するための配線プラグの形成が可能となる。よって、電子機器の超小型化、超薄型化を実現するための半導体デバイス部品の薄型高密度実装が可能となる。

【0016】第3態様に係る半導体装置の製造方法においては、前記穴を形成する工程の後に、再度絶縁材料を前記半導体デバイスウェハの両面に塗付することにより、前記穴の内部を該絶縁材料で埋め込み、この穴の内部の絶縁材料に前記穴より小さい開口径を有する貫通孔を形成する工程をさらに含むことが好ましい。

【0017】上記半導体装置の製造方法では、半導体デバイスウェハに貫通した穴を形成した後、再び絶縁材料をウェハ両面に塗付することにより、前記穴が絶縁材料で埋め込まれるので、次に、その穴内部の絶縁材料に対して、その穴の径より小さい開口径を有する貫通孔を形成することができる。これにより、前記穴の側壁内部に絶縁材料を均等な厚さで残すことができる。なお、再び絶縁材料を塗布した後に、必要に応じて研磨等でウェハ 30 両面の絶縁材料の厚さを調整することにより、より精度の高い貫通孔の加工を安定して実現できる。

【0018】また、前記穴の側壁内部に絶縁材料を均等な厚さで残す理由は、後工程で半導体デバイスウェハの表面と裏面とをつなぐ配線プラグを形成する際、この配線プラグと半導体デバイスウェハとの絶縁を確実に実現するためであり、また後に半導体デバイスチップを積層して実装した際に、積層デバイス間を接続する配線プラグでの電流リークを確実に防止するためである。

【0019】本発明の第4態様に係る半導体装置の製造方法は、LSI及びその周辺に位置する電極パッドが形成された半導体デバイスウェハを準備する工程と、前記半導体デバイスウェハを裏面から加工することにより、該半導体デバイスウェハの厚さを200μm以下にする工程と、前記半導体デバイスウェハの両面に絶縁材料を塗付する工程と、前記絶縁材料、電極パッド及び前記半導体デバイスウェハを貫通する穴を形成する工程と、前記半導体デバイスウェハの両面に再度絶縁材料を塗付することにより、前記穴の内部を該絶縁材料で埋め込む工程と、前記穴の内部の絶縁材料に前記穴より小さい開口

径を有する貫通孔を形成すると共に、前記穴の内壁上に 前記絶縁材料を残す工程と、前記貫通孔の内部、前記半 導体デバイスウェハの表面と裏面とをつなぐ配線層を形 成する工程と、前記配線層をパターニングすることによ り、前記半導体デバイスウェハの表面及び裏面に電極パ ッドを備えると共に前記半導体デバイスウェハの表面と 裏面とをつなぐ配線プラグを形成する工程と、を具備す ることを特徴とする。

【0020】第4態様に係る半導体装置の製造方法においては、前記配線プラグは、無電解メッキ処理及び電解メッキ処理を順次加えることにより形成されることが好ましい

【0021】上記半導体装置の製造方法では、薄型化された半導体デバイスウェハに対して、まず無電解メッキ処理により貫通孔の内壁を含めたウェハ表面にメタル(例えばCu)のシード層を薄く形成し、その後、そのシード層を電極として電解メッキを施すことにより、貫通孔を埋め込みながら、ウェハ全面にメタル配線層を形成する。そして、メタル配線層上にリソグラフィー法によってレジストパターンを形成した後、薬液によるエッチング処理をウェハ両面に加えることにより、半導体デバイスウェハの両面をつなぐ配線プラグが形成され、この配線プラグの両端には積層実装用の電極パッドが形成される。

【0022】本発明の第3態様又は第4態様に係る半導体装置の製造方法においては、前記絶縁材料が液状樹脂又は有機レジスト材料であることが好ましい。この液状樹脂としては、エポキシ系樹脂、シリコン系樹脂又はフェノール系樹脂等を用いることが好ましい。

【0023】本発明の第5態様に係る半導体装置の製造方法は、LSIが形成された半導体デバイスウェハを準備する工程と、前記半導体デバイスウェハを裏面から加工することにより、該半導体デバイスウェハの厚さを200μm以下にする工程と、前記半導体デバイスウェハに貫通孔を形成する工程と、前記貫通孔の内に配線プラグを形成する工程と、前記半導体デバイスウェハをダイシングすることにより、前記配線プラグを備えた半導体チップに分割する工程と、プリント配線基板上に、前記配線プラグと接続する接続手段を介して複数の半導体チップを積層して実装する工程と、を具備することを特徴とする。

【0024】第5態様に係る半導体装置の製造方法では、薄型化した半導体デバイスウェハをチップに切り出し、プリント配線基板上に複数の半導体チップを積層して実装することができる。そして、原理上は、何枚でも半導体チップを多段に積層実装することが可能であり、また、予めチップに薄型化加工を施しているため、多段に積層してもデバイス実装高さを低く抑えることができ、高い機能を有する半導体デバイスモジュールを提供できる。

50

【0025】第5態様に係る半導体装置の製造方法にお いて、前記接続手段は、はんだボールバンプ、ワイヤバ ンプ、異方性導電膜及び導電性ペーストのうち少なくと も一つを用いたものであることが好ましい。

【0026】本発明の第6態様に係る半導体装置は、表 面にランドを備えたプリント配線基板と、前記プリント 配線基板上に、接続手段を介して積層して実装された厚 さ200μm以下の複数の半導体チップと、を具備し、 前記半導体チップは、それを貫通する貫通孔と、この貫 通孔内に形成された配線プラグと、を備えており、前記 ランドと前記配線プラグとは前記接続手段により電気的 に接続されていることを特徴とする。

【0027】尚、本発明は、高性能、高信頼性、小型、 軽量が要求される今後の半導体装置の製造に極めて有効 である。

## [0028]

【発明の実施の形態】以下、図面を参照して本発明の実 施の形態について説明する。図1~図6は、本発明の第 1の実施の形態による半導体装置の製造方法を示す図で ある。

【0029】第1の実施の形態は、半導体デバイス部品 の実装工程に本発明を適用したものである。具体的に は、機械研削(グラインド)と化学的機械研磨(ケミカ ルメカニカルポリッシュ)を用いてシリコンウェハの裏 面薄型化加工を行った後、LSIの周辺に配置された電 極パッドに対して、シリコンウェハを貫通するメタルビ ア配線を形成し、はんだボールを接合手段として複数の 薄型半導体チップを互いに接合し、この薄型半導体チッ プをマザー基板に積層3次元実装した例である。

【0030】図1に示すように、まず、予めLSIを作 り込んだシリコンデバイスウェハ22を準備し、このウ ェハ22のLSIが作り込まれた面(表面)に表面保護 テープ15を貼り付ける。この後、機械研削装置31の 定盤32上にウェハ22をセットする。この際、表面保 護テープ15が定盤32に接触するようにウェハ22を セットする。また、この時(研削加工前)のシリコンウ エハ22の裏面は、図3(a)に示すように、多くのキ ズ16が形成された状態にある。この裏面キズ16は、 LSIを作り込むためのウェハ前工程で数多くのプロセ スを経ているため不可避的に形成されるものである。

【0031】次に、ウェハ22を回転させながらウェハ 22の裏面を回転する砥石18により以下の条件で研削 (バックグラインド) 加工する。これにより、図3

(b) に示すように、ウェハ22が厚さ110μmまで 薄型化加工され、ウェハ22の裏面キズ16が研削除去 される。

## [0032]

砥石送り速度 :  $150 \mu \text{m/min}$ 砥石回転数 : 2500rpm

μm)

【0033】この後、図2に示すように、この薄型化加 工されたウェハ22を化学的機械研磨装置34のウェハ キャリア21にセットする。この際、表面保護テープ1 5がウェハキャリア21に接触するようにウェハ22を セットする。

【0034】次に、ウェハ22を回転させながらウェハ 22の裏面を回転する定盤35により以下の条件でポリ ッシュ研磨し、仕上げ処理を行う。この際、定盤35上 には研磨布 (クロス) 20 が貼り付けられており、この 研磨布20上には研磨溶剤 (スラリー) 19が吐出され ており、ウェハ22には定盤35側に圧力が加えられて いる。これにより、ウェハ22の裏面に新たに形成され ていた研削ダメージが除去され、厚さ100μmまで薄 型化加工されたウェハ22の機械的強度を向上させるこ とができる。

### [0035]

ウェハ回転速度 : 80 r p m 定盤の回転速度 80 r p m : 20 研磨圧力  $400 \, \text{g/cm}^2$ 揺動速度 2 mm/sec スラリー供給速度 40ml/min

削り代  $10 \mu m$ 

【0036】この後、図4(a)に示すように、薄型化 加工の終了したシリコンデバイスウェハ22から表面保 護テープ15を剥離する。この時のウェハ22は、LS Iが形成され、薄型化加工された状態である。そして、 図4及び図5に示す貫通ビア配線を形成する工程に進 む。但し、図中では、シリコン基板1に作り込んだLS Iの図示を省略し、デバイスチップ単位の図及びチップ 周辺に配置されたAl電極パッド2のみを表記してい る。なお、図4及び図5は、薄型化加工をした半導体デ バイスに貫通ビア配線を形成するプロセスの概略をその 工程順に示す断面図である。

【0037】次に、図4(b)に示すように、シリコン 基板1の両面にエポキシ系の液状樹脂8を厚さ約20μ m程度塗布し、熱硬化させる。これにより、ウェハ全面 にエポキシ系樹脂 8 がコーティングされ、キュアされた 状態となる。

【0038】この後、図4(c)に示すように、チップ 周辺に配置されたAl電極パッド2の中心を狙い、レー ザー加工によりエポキシ系樹脂8、A1電極パッド2及 び薄型シリコン基板 1 を貫通する直径約90μmのビア ホール(貫通穴)8 a を形成する。この際、高調波変調 をかけたUV-YAGレーザー加工装置(図示せず)を 用いる。このUV-YAGレーザーの波長は0.355  $\mu$  mであり、UV-YAGレーザー加工装置としては例 えばESI社Model]5100を用いることが望ましい。

【0039】レーザー加工前にシリコン基板1の両面に 研削後のウェハ厚 : 110μm(削り代:約510 50 液状樹脂を予めコーティングしておく理由は、レーザー

40

10

が入射する加工面の開口端で肩落ちが生じてホールのテーパー角が大きくなることを抑制し、より垂直に近い断面形状を有すビアホール8 a を高い精度で形成するためである。

9

【0040】次に、図4(d)に示すように、シリコン基板1の両面に再度エポキシ系の液状樹脂28を20  $\mu$  mより厚く塗布し、熱硬化させることにより、前記ビアホール8 a の内部には樹脂28が埋め込まれる。つまり、貫通穴8 a を樹脂28で充填した状態である。

【0041】この後、シリコン基板1を例えば前述した図2に示す化学的機械研磨装置にセットし、図5 (e)に示すように、シリコン基板1の両面のエポキシ系樹脂28を研磨除去し、このエポキシ系樹脂28を薄く平坦化する。この際、シリコン基板1の両面に厚さ約40μm程度のエポキシ系樹脂8,28を残す。

【0042】次に、図5(f)に示すように、エポキシ 系樹脂 28が埋め込まれたビアホール8aの中心を狙 い、前記 UV-YAG レーザー加工装置を用いてビーム 径を絞ったレーザーによる穴加工を行う。これにより、ビアホール8a内のエポキシ系樹脂 28を貫通する直径 約 $50\mu$  mのビアホール28aが形成されると共に、ビアホール8aの内壁に厚さ約 $20\mu$  mのエポキシ系樹脂 28からなる絶縁層が均一に形成される。

【0043】この後、例えば、Cuの無電解メッキ処理を施して、表面にシード層を形成してから、これを電極としてCuの電解メッキ処理を行う。これにより、貫通ビアホール内にCuプラグを形成する。このとき、前述の液状樹脂の塗布量、研磨量、レーザー加工径を予め最適化しておくことにより、貫通ビアホール内のCuプラグがボイドを生じることなく充填することができる。

【0044】そして、最後にリソグラフィー工法によるマスク形成とエッチング処理をウェハ両面に行なうことで、図5(g)に示すように、ビアホール28a内には、半導体デバイスを貫通するビアメタルプラグ23及びその両端に外部接続用の電極パッドが形成される。

【0045】以上のようにして貫通ビア配線プラグ23を形成した薄型デバイスウェハをダイシングしてチップ毎に分割することにより、図6に示す積層3次元実装用の薄型半導体デバイスチップ7が完成する。

【0046】この後、図6に示すように、メタル配線プラグ23の電極パッド上に接続手段として例えばはんだボールバンプ10を形成する。そして、Cuランド11を備えたプリント配線基板(マザー基板)25を準備し、このマザー基板25上に半導体デバイスチップ7を位置合わせし、マザー基板25上に1層目のチップ7を実装する。これにより、1層目のチップ7のはんだボールバンプ10とCuランド11とが電気的に接続される。

【0047】次に、1層目のチップ7上に2層目の半導体デバイスチップ7を実装し、このチップ7上に3層目

の半導体デバイスチップ7を実装し、このチップ7上に 4層目の半導体デバイスチップ7を実装する。これによ り、1層目のチップ7乃至4層目のチップ7それぞれの メタル配線プラグ23が、電極パッド及びはんだボール バンプ10により互いに電気的に接続される。このよう にしてマザー基板25上に実装高さが極めて低い半導体 デバイスが積層3次元実装される。

【0048】上記第1の実施の形態によれば、半導体デバイス部品の超薄型積層3次元実装を高い信頼性と高機能で実現できるようになり、電子機器の製品セットの更なる超小型軽薄化に貢献することができる。

【0049】また、本実施の形態では、デバイスチップ 間の配線の引き回し長さを従来の平面実装基板やワイヤ 接続の積層実装基板等に比べて極端に短くできる。即 ち、LSIの電極パッドからAuワイヤを引き回した り、パッケージのリードフレームを介在させない実装が 可能となるため、デバイスチップを基板実装した際の基 板上でのチップ間配線長を大幅に短縮できる。このた め、配線部のインダクタンスを低減できることによる信 号遅延を抑えた高速信号処理を可能とし、将来の高速高 周波デバイスへの適用が大いに有効な実装技術となり、 高機能な半導体デバイス部品を製造することができる。 したがって、本実施の形態によるデバイスを用いて組み 立てられる最終的な電子機器の製品セットに関しても、 ICカード、携帯電話、PDA、ノートパソコン等を初 めとする携帯電子機器の更なる超小型化軽薄化・高機能 化の実現に大いに貢献することができる。

【0050】図1、図3~図5、図7及び図8は、本発明の第2の実施の形態による半導体装置の製造方法を示す図である。なお、第2の実施の形態の製造プロセスで第1の実施の形態と重複する部分は説明を省略する。

【0051】第2の実施の形態は、第1の実施の形態と同様に、半導体デバイス部品の実装工程に本発明を適用したものである。具体的には、機械研削(グラインド)とスピンエッチングを用いてシリコンウェハの裏面薄型化加工を行った後、LSIの周辺に配置された電極パッドに対して、シリコンウェハを貫通するメタルビア配線を形成し、ACF(異方性導電膜)を接合手段として複数の薄型半導体チップを互いに接合し、この薄型半導体チップをマザー基板に積層3次元実装した例である。

【0052】図1に示すように、ウェハ22を回転させながらウェハ22の裏面を回転する砥石18により以下の条件で研削加工する。これにより、図3(b)に示すように、ウェハ22が厚さ150 $\mu$ mまで薄型化加工され、ウェハ22の裏面キズ16が研削除去される。

[0053]

砥石送り速度 : 150 μ m / m i n砥石回転数 : 2500 r p m

研削後のウェハ厚 : 150 μm (削り代:約475

μm)

50

【0054】この後、この薄型化加工されたウェハ22を図8に示すスピンエッチング装置におけるプロセスチャンバー40内のウェハチャック41にセットし、ウェハ22を回転させながらウェハ22の裏面に例えばフッ酸と硝酸の混合液(薬液)24を供給し、以下の条件でエッチングすることにより、ウェハ裏面の仕上げ処理を行なう。これにより、ウェハ22の裏面に形成されていた研削ダメージが除去され、厚さ100 $\mu$ mまで薄型化加工されたウェハ22の機械的強度を向上させることができる。

# [0055]

ウェハ回転速度 : 2000rpm

薬液組成 : HF/HNO3/H2O=1/1/

8

薬液供給量 : 401/min

ウェハ削り代 : 50μm

【0056】次に、第1の実施の形態と同様に、図4及び図5に示すプロセス工程を経て、貫通ビア配線プラグ23を有する積層3次元実装用の薄型デバイスウェハを作製する。この後、メタル配線プラグ23上の電極パッドに接続手段として例えばAuワイヤバンプが形成される。

【0057】以上のようにして質通ビア配線プラグ23を形成した薄型デバイスウェハをダイシングしてチップ毎に分割することにより、図7に示す積層3次元実装用の薄型半導体デバイスチップ7が完成する。

【0058】この後、図7に示すように、Cuランド11を備えたプリント配線基板(マザー基板)25を準備し、このマザー基板25上に半導体デバイスチップ7を位置合わせする。次に、マザー基板25上に1層目のチップ7を実装する。この際のチップ7のAuワイヤバンプ12とCuランド11との接合手段として例えばACF(異方性導電膜)12が用いられる。つまり、1層目のチップ7のバンプ12とCuランド11とがACF9により電気的に接続される。

【0059】この後、1層目のチップ7上にACF9を介して2層目のチップ7を実装し、このチップ7上にACF9を介して3層目のチップを実装し、このチップ7上にACF9を介して4層目のチップを実装する。これにより、1層目のチップ7乃至4層目のチップ7それぞれのメタル配線プラグ23が、Auワイヤバンプ12及びACF9により互いに電気的に接続される。このようにしてマザー基板25上に実装高さが極めて低い半導体デバイスが積層3次元実装される。

【0060】上記第2の実施の形態においても第1の実施の形態と同様の効果を得ることができる。

【0061】尚、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。例えば、 半導体装置の構造やそれに使用する材料、プロセス処理 装置、プロセス処理条件等は、発明の主旨を逸脱しない 節囲で適宜選択可能である。

【0062】また、上記第1の実施の形態では、シリコン基板1の両面にエポキシ系の液状樹脂8,28を塗布しているが、シリコン基板1の両面に有機レジスト材料等を塗布することも可能である。

【0063】また、上記第1、第2の実施の形態では、 質通ビアメタル配線の形成までを全てウェハ状態で製造 することを前提に説明しているが、必要に応じて、途中 の工程でチップにダイシングしておくことも可能であ 10 る。

【0064】また、上記第2の実施の形態では、薄型化ウェハの仕上げ処理として行なうエッチングに、薬液を用いたウエットエッチングの例を示しているが、プラズマ処理装置を用いたハロゲン系ガスによるドライエッチングを用いることも可能である。

#### [0065]

【発明の効果】以上説明したように本発明によれば、半導体デバイスウェハを裏面から加工することにより、該半導体デバイスウェハの厚さを200μm以下にし、前記半導体デバイスウェハに貫通孔を形成し、前記貫通孔の内に配線プラグを形成する。したがって、半導体デバイス部品の超薄型積層3次元実装を高い信頼性と高機能で実現できる半導体装置及びその製造方法を提供することができる。

# 【図面の簡単な説明】

【図1】本発明の第1又は第2の実施の形態による半導体装置の製造方法においてシリコンウェハの裏面薄型化加工に用いる機械研削装置(バックグラインダー)の概略を示す斜視図である。

30 【図2】本発明の第1の実施の形態による半導体装置の 製造方法において薄型化加工したウェハの仕上げ加工に 用いる化学的機械研磨装置(ポリッシュ研磨装置)の概 略を示す断面図である。

【図3】図1に示す機械研削装置によるウェハの裏面加工の様子を示すものであり、(a)は、機械研削装置で加工する前のウェハの表面に保護テープを貼り付けた状態を示す断面図であり、(b)は、機械研削装置でウェハの裏面キズを研削除去した後の状態を示す断面図である。

40 【図4】本発明の第1又は第2の実施の形態による半導体装置の製造方法において薄型化加工をした半導体デバイスに貫通ビア配線を形成する工程を示す断面図である。

【図5】本発明の第1又は第2の実施の形態による半導体装置の製造方法において薄型化加工をした半導体デバイスに貫通ビア配線を形成する工程を示すものであり、図4(d)の次の工程を示す断面図である。

【図6】本発明の第1の実施の形態による半導体装置を示すものであり、マザー基板に薄型半導体デバイスチッ プを積層3次元実装した状態を示す断面図である。

【図7】本発明の第2の実施の形態による半導体装置を 示すものであり、マザー基板に薄型半導体デバイスチッ プを積層3次元実装した状態を示す断面図である。


【図8】本発明の第2の実施の形態による半導体装置の 製造方法において薄型化加工したウェハの仕上げ加工に 用いるスピンエッチング装置の概略を示す断面図であ る。

【図9】図9 (a) ~ (e) は、Al電極パッド上には んだボールバンプを形成する方法を示す断面図である。 【符号の説明】

1…半導体基体(シリコン基板)、2…Al電極パッド、3…表面保護膜(ポリイミド)、3a…開口部、4…BLM膜、5…開口部、6…フォトレジスト膜(レジストパターン)、7…薄型半導体デバイスチップ、8…

【図1】


18 砥石 32 31 31





(a) [図3]


16 夏面‡ス・


(b)












【図9】



フロントページの続き

(51) Int. Cl. <sup>7</sup> H O 1 L 25/18 識別記号

FΙ

テーマコード(参考)